并行信號就是以并行方式通信的信號，而串行信號就是以串行方式通信的信號。串行通信指數據在單條一位寬的傳輸線上，一比特接一比特地按順序傳送的方式，在早期的定義里也有說只有一根數據線，每個時鐘脈沖下只能發送一位數據的方式；而在并行通信中一個字節數據是在8條并行傳輸線上同時由源端傳到目的地，在每個時鐘脈沖下可以發送多個數據位（幾位的并行口就發送幾位）。

　　所以早期對串行通信與并行通信的理解為：同樣的一個字節數據，串行通信要分8次由低位到高位按順序一位位地傳送，而并行通信由于有8根線路，所以只要一次就可以傳送過去。

　　并行通信與串行通信的區別對比及優缺點

　　并行通信的速度要比串行通信的速度快得多，效率更高，費時更少。不過這些都是早期I/O速率都不高的情況下的理論理解，隨著信息技術的飛速發展，之前的理解放在現在來看已經過時了，因為現在是高速串行信號時代了。

在高速狀態下，并行口的幾根數據線之間存在串擾，而并行口需要信號同時發送同時接收，任何一根數據線的延遲都會引起問題。而串行只有一根數據線，不存在信號線之間的串擾，而且串行還可以采用低壓差分信號，可以大大提高它的抗干擾性，所以可以實現更高的傳輸速率，盡管并行可以一次傳多個數據位，但是時鐘遠遠低于串行，所以目前串行傳輸是高速傳輸的首選。

這些建立和保持時間必須用足夠的余量來計算，以允許時鐘分配路徑延遲到兩個芯片的差異，并通過芯片到啟動和捕捉觸發器。延遲可能會因芯片工藝，電壓和溫度（PVT）條件而異，并且必須增加余量以應對最壞的情況。對于較高的時鐘頻率，可能需要在芯片中使用鎖相環（PLL）來調整時鐘相位，以補償芯片內的時鐘分配延遲，并適應變化的工藝，電壓和溫度條件。如果時鐘頻率足夠高，則不可能建立一個可以通過這種共同時鐘總線來可靠地傳輸數據的系統

　　并行信號由于需要多位傳輸路徑，這在早期是可以接受的。但是摩爾定律的現象使得與幾十年前相比可生產的芯片中硅電路的數量大幅增加,而芯片封裝技術的pin密度并沒有像硅密度一樣以相同的速度在增加，因此I/O pin的封裝實際上比硅電路還貴，這就意味著對于大多數芯片來說pin管腳越來越多變得不可接受。就好像我們都知道車道越多我們的通行效率就會更快，但隨著現在的城市空間越來越小以及地價越來越貴，更多的車道慢慢的只能變得越來越難以實現。況且并行本身的I/O速率不高，就像拖拉機，速度上不去再多車道也是不行。